- Aeronautics Space & Defence
Ingénieur Conception ASIC / RTL (H/F)
- CDI
- Ile-de-France
- Offre publiée le
⚡️ La team recrute : toi aussi, deviens un InnovActeur ⚡️
A propos de nous 🧐
Qui sommes-nous ?
AWAKE Group accélére les innovations environnementales et responsables dans l’industrie. 🌱
AWAKE Group, c’est :
- d’un côté INNOVATEAM, acteur de référence du conseil en ingénierie
- de l’autre AWAKE, notre expertise dédiée aux projets à forte valeur ajoutée environnementale et responsable, qui se déploie en Belgique et en France. 🇫🇷🇧🇪
Description du poste
En tant qu’ingénieurs, nous contribuons à façonner le monde en participant aux grandes avancées technologiques, en révolutionnant les secteurs suivants :
🚆Smart Mobility ☀️New Energies & Infrastructures 💻Connectivity & Data 🔬Healthcare 🌎Defence & Space
De cette responsabilité en découle une autre 👉 assumer à notre niveau l’impact du progrès sur notre planète et agir pour en limiter les effets indésirables.
AWAKE Group c’est une équipe jeune, dynamique et engagée ! Tes futurs collaborateurs sont super (la preuve : nous sommes accrédités HappyIndex@AtWork depuis 10 années consécutives !) 🤩
Nous sommes à la recherche d’un Ingénieur Conception ASIC / RTL (H/F) pour l’un de nos partenaires dans les Yvelines.
Missions
Vous intervenez en support des équipes ASIC sur les phases suivantes :
Conception & Spécifications
-
Analyse des besoins et participation à la rédaction des spécifications bloc/IP.
-
Définition de l’architecture RTL en collaboration avec les ingénieurs seniors.
Développement RTL
-
Codage RTL en Verilog / VHDL
-
Intégration et adaptation de blocs complexes liés à des protocoles haut débit (Ethernet, PCIe, mémoire).
Debug & Validation
-
Débug RTL sur blocs complexes.
-
Vérification fonctionnelle : environnement UVM, simulations, mise au point.
-
Participation aux revues techniques.
Backend / Industrialisation
-
Support aux équipes de synthesis et place & route (Cadence, Synopsys).
-
Analyse des timing reports et optimisations.
Environnement technique
-
Technologies de fabrication : TSMC (un plus)
-
Outils : Cadence, Synopsys, environnements UVM, FPGA (pour prototypage si nécessaire)
Profil recherché
- Minimum 3 ans d’expérience en développement RTL (ASIC ou FPGA avancé).
-
Maîtrise du RTL (Verilog ou VHDL) et des environnements FPGA (pipeline compatible ASIC).
-
Connaissance et pratique de protocoles complexes :
-
Ethernet
-
PCI Express
-
Mémoire DDR / autres mémoires haut débit
-
-
Expérience en vérification RTL / UVM (simulations, debug).
-
Premières notions ou pratique de synthèse et place & route (Cadence, Synopsys).
-
Capacité à monter rapidement en compétence sur un environnement ASIC complexe.
-
Expérience directe en conception ASIC (fortement appréciée).
-
Connaissance d’un environnement TSMC.
-
Expérience sur des blocs IP haut débit ou de haute complexité.
-
Autonomie et proactivité.
-
Rigoureux, méthodique et orienté livraison.
-
Capacité à s’intégrer rapidement dans une équipe en phase critique de projet.
-
Goût pour le debug, la compréhension fine du matériel et la résolution de problèmes complexes.
À propos d'Innovateam
Nos (grands) petits +
En nous rejoignant, tu gagnes plusieurs avantages :
🍃 Rejoindre une société qui compense entièrement ton empreinte carbone #Ingenieur&Citoyen
⚡️Bénéficier de 180 euros par an sur notre plateforme TeamStarter pour créer les afterworks et teambuildings de ton choix
🥇 Une des meilleures mutuelles du marché
💼 Un plan de carrière sur-mesure grâce à votre manager et votre HR Partner
😀 De la bonne humeur et de super events tout au long de l’année !
Toutes nos offres sont ouvertes aux personnes en situation de handicap.
